FPGA脈沖跟蹤伺服系統(tǒng)破解圓網(wǎng)印花機控制難題
在生產(chǎn)過程中，圓網(wǎng)印花機的整機運行速度范圍為4～120m/min，調(diào)速范圍很寬：工藝準備階段（非印花時間）的對花操作是在基速（約4m/min）下完成的，而印花作業(yè)卻要在高速(60～120m/min)下進行。在基速下的工藝準備一旦結束后，就應及時升到高速后穩(wěn)定印花。圓網(wǎng)印花機在運行時，無論是在工藝準備階段還是正常高速連續(xù)印花階段，只要導帶或網(wǎng)頭電動機的速度發(fā)生波動，就經(jīng)常會出現(xiàn)對花不準問題，即動態(tài)同步控制精度比較差。以前普遍采用的方案是盡量減少動態(tài)幅度(加減速率)變化，設法降低整機系統(tǒng)的非線性。這樣不僅延長了非印花時間，也降低了對花的控制精度，直接影響到印花質(zhì)量。
西安工程科技學院電子信息學院和浙江紹興亞太高科特寬幅印花廠有關科研人員在圓網(wǎng)印花機獨立傳動基礎上提出了解決動態(tài)同步問題的控制策略，基于FPGA來解決圓網(wǎng)印花機動態(tài)控制問題。
獨立傳動圓網(wǎng)印花機的每個圓網(wǎng)在網(wǎng)頭上都有一個獨立傳動的控制電動機(稱為網(wǎng)頭電動機或圓網(wǎng)電動機)用來控制圓網(wǎng)轉(zhuǎn)速。如果在印花過程中，其中有1個圓網(wǎng)的印花與所設計的花型位置不相符，就會造成所印的花布為次品。因此，在獨立傳動的圓網(wǎng)印花控制系統(tǒng)中，多個網(wǎng)頭電動機的速度控制是保證印花質(zhì)量的關鍵技術之一。該系統(tǒng)首先應該保證各個網(wǎng)頭電動機與印花導帶的線速度必須是同步的，同時每個圓網(wǎng)還要根據(jù)各自的對花信號來保證彼此之間相對位置同步，這樣才能避免錯花現(xiàn)象的發(fā)生。因此，圓網(wǎng)電動機的動態(tài)同步控制系統(tǒng)是雙同步控制系統(tǒng)——既要對導帶的線速度進行同步跟蹤，還要保證運行中各圓網(wǎng)之間的相對位置不變。
網(wǎng)頭電動機的驅(qū)動采用交流伺服速度控制系統(tǒng)。在系統(tǒng)設計中，選用安川公司全數(shù)字式交流伺服驅(qū)動器ΣⅡ系列和配套交流伺服電動機構成系統(tǒng)的速度伺服單元。把交流伺服系統(tǒng)作為整個系統(tǒng)的一個環(huán)節(jié)，可把它看作速度伺服單元，其本身具備“三環(huán)”，即電流環(huán)、速度環(huán)及位置環(huán)。通過調(diào)節(jié)生產(chǎn)廠商所提供的各種參數(shù)，如位置環(huán)增益、速度環(huán)增益和積分時間常數(shù)、速度前饋等，使速度伺服單元以最佳狀態(tài)工作。根據(jù)控制系統(tǒng)理論，單靠速度伺服單元自身的調(diào)節(jié)作用，在加減速動態(tài)過程中是不可能達到系統(tǒng)控制要求的，此時必須設計外部位置調(diào)節(jié)器，使系統(tǒng)的控制性能趨于最佳狀態(tài)。因此，本系統(tǒng)的主要任務是如何在固有的“三環(huán)”上外加第四環(huán)“位置調(diào)節(jié)器”從而構成所謂的“四環(huán)”控制系統(tǒng)。
以FPGA為核心的脈沖跟蹤伺服系統(tǒng)是針對單個脈沖來控制，用網(wǎng)絡控制理論來講是小時延系統(tǒng)，控制精度易提高。FPGA的出現(xiàn)使得對脈沖的處理變得比較容易。FPGA用于運動控制也是一種新技術，它使得建筑在現(xiàn)代控制理論或其他一些復雜控制算法基礎上的控制原理得以快速在線計算及進行優(yōu)化處理，從而把許多過去認為只能在理論上成立而在實際上無法應用的控制原理實用化。
圓網(wǎng)印花機獨立傳動控制采用脈沖跟蹤原理進行設計時，其一是采用專用電子齒輪，如采用常規(guī)的電子齒輪設計方法，其原理跟采樣控制沒有區(qū)別，達不到脈沖跟蹤效果。其二是結合采樣控制，實現(xiàn)加減速動態(tài)模糊控制。
電子齒輪采用脈沖跟蹤實現(xiàn)原理是， 用高頻150M時鐘測量編碼器脈沖寬度，測量計數(shù)器采用16位到32位可變模計數(shù)器，結合M/T測速法來改變模數(shù)。實踐證明，150M的基頻測量精度滿足系統(tǒng)要求。當測出脈沖寬度后，就很容易實現(xiàn)倍頻，然后再分頻，實現(xiàn)電子齒輪。
當圓網(wǎng)印花機加減速時，位置跟蹤誤差與位置環(huán)的增益成反比，增益越大，誤差越小，然而，交流伺服系統(tǒng)的位置增益一般在5～100之間。加減速跟蹤誤差從理論上就存在，前饋能減少加減速跟蹤誤差，但易引起系統(tǒng)不穩(wěn)定。模糊控制對處理器的要求過高，而且也是一個滯后過程。為了充分發(fā)揮FPGA的高速度，針對實際情況，采用加減速硬補償辦法，實際效果很好。其基本原理是，當FPGA檢測到導帶加減速時，把加減速系數(shù)傳給電子齒輪。同時，F(xiàn)PGA監(jiān)控多加的脈沖或減少的脈沖。當加減速完成后，停止加減速控制，電子齒輪恢復正常。整個過程由FPGA完成，CPU不參與，其只根據(jù)具體的機型設置加減速參數(shù)。
在這一過程中，有兩個關鍵技術問題，一是應該及時知道是否需要加減速；二是加減的脈沖個數(shù)是多少。由于加減速時誤差是可檢測的，所以由CPU負責檢測位置誤差，并且根據(jù)具體系統(tǒng)的機械特性給FPGA設置加減速比率參數(shù)。當跟蹤誤差消除后就恢復正常的速率控制。但是，整個加減速隨動控制過程，則完全是由FPGA內(nèi)部的電子齒輪獨立完成的。
